


Adı Soyadı:	1	2	3	4	5	TOPLAM
Numarası:						


**S.Ü. MÜH. MİM. FAK. ELK. ELT. MÜH. BÖL.
LOJİK DEVRELER DERSİ BÜTÜNLEME SINAVI**

12.02.2012

1. TTL ve CMOS tüm devreleri besleme gerilimi, harcadıkları güç, giriş/çıkış özellikleri, propagasyon gecikmesi ve gürültü filtreleme özellikleri bakımından karşılaştırınız. **(10p)**
2. 2×1 ve 4×1 MUX' lardan uygun sayıda kullanarak 8×1 lik bir MUX tasarlayınız (*Tasarladığınız MUX' a ait fonksiyon tablosunu oluşturunuz*). **(20p)**
3. Normal çıkışlı 3×8 decoder kullanarak bir tam toplayıcı tasarlayınız. **(20p)**
4. a) 7493 entegresini kullanarak Mod-57 asenkron sayıcı devresini tasarlayınız. **(15p)**
b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5p)**
c) Aşağıda blok diyagramı verilen devrede C noktasındaki sinyalin frekansı 30 kHz ise A, B, D ve E noktalarındaki frekansları bulunuz. . **(10p)**



5. Şekilde verilen JK flip-flop' un senkron ve asenkron girişlerine uygulanan darbelere ait diyagram aşağıda görülmektedir. Başlangıçta flip-flop' da Lojik1 değerinin yüklü olduğunu ve yayılma (propagasyon) gecikme süresini de göz önüne alarak Q çıkışının değişimini çiziniz. **(20p)**



SÜRE: 90 dak.

BAŞARILAR...